# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-126282

(43)Date of publication of application: 15.05.1998

(51)Int.Cl.

H04B 1/04

(21)Application number: 08-272772

(71)Applicant : NEC CORP

(22)Date of filing:

16.10.1996


(72)Inventor: KIRISAWA AKIHIRO

### (54) BURST SIGNAL TRANSMITTER

#### (57)Abstract:

PROBLEM TO BE SOLVED: To obtain an accurate transmission output, even in an initial burst after application of power in the transmission circuit that amplifies power of a burst signal and transmits the amplified signal.

SOLUTION: A signal to an antenna 5 is blocked by a switch 6 for a prescribed time after application of power and fed to a dummy 14. An initial burst is generated for this period, and automatic level control (ALC) is applied by an ALC loop by a detector 7, a low-pass filter (LPF) 12, a differential amplifier 8, a reference voltage source 13 and a variable attenuator 2 so as to make a transmission level convergent to be a prescribed value. Then the switch 6 is used to supply a burst signal to the antenna 5 to enter a steady operation.



#### LEGAL STATUS

[Date of request for examination]

16.10.1996

[Date of sending the examiner's decision of rejection] 01.02.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

	·	

(19) 日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

### 特開平10-126282

(43)公開日 平成10年(1998) 5月15日

(51) Int.Cl. 5

識別記号

FΙ

H04B 1/04

H04B 1/04

E

審査請求 有 請求項の数9 OL (全 8 頁)

(21)出願番号

(22)出願日

特展平8-272772

(71)出願人 000004237

日本電気株式会社

平成8年(1996)10月16日

東京都港区芝五丁目7番1号

(72) 発明者 桐沢 明洋

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 ▲柳▼川 信

(54) [発明の名称] バースト信号送信装置

#### (57)【要約】

【課題】 バースト信号を電力増幅して送信する送信回 路において、電源投入後のイニシャルバーストにおいて も正確な送信出力を得ること。

【解決手段】 電源投入後の一定時間は、スイッチ6によりアンテナ5への信号を阻止して、ダミー14へ供給する。この期間に、イニシャルバーストを生成して、検波器7、LPF12、差動アンプ8、基準電圧源13、可変減衰器2による自動レベル制御ループにより、ALCをかけ、送信レベルを一定に収束せしめておく。しかる後に、スイッチ6により、バースト信号をアンテナ5へ供給する様にして定常動作に入る。



#### 【特許請求の範囲】

【請求項1】 バースト信号を増幅する増幅手段と、この増幅手段の増幅出力を送信する送信アンテナとを有し、前記増幅出力を一定レベルに自動制御するようにしたバースト信号送信装置であって、前記増幅出力の前記送信アンテナへの供給を阻止する阻止手段と、電源投入後の一定期間に前記阻止手段を作動せしめて前記増幅出力の前記送信アンテナへの供給を阻止しつつ前記増幅出力を一定になるようレベル制御する制御手段とを含むことを特徴とするバースト信号送信装置。

【請求項2】 前記阻止手段は、前記増幅出力を終端する終端器を有し、前記制御手段は前記一定期間に前記増幅出力を削記終端器へ供給するよう制御することを特徴とする請求項1記載のバースト信号送信装置。

【請求項3】 前記阻止手段は、前記増幅出力を前記送信アンテナか前記終端器かに切換えるスイッチを有する ととを特徴とする請求項2記載のバースト信号送信装 置。

【請求項4】 前記阻止手段は、前記増幅出力に対して 挿入されたアイソレータを有することを特徴とする請求 20 項2記載のバースト信号送信装置。

【請求項5】 前記制御手段は、前記一定期間中にバースト信号を生成せしめてこのバースト信号の前記増幅手段による増幅出力のレベルを一定に自動収束制御するよう構成されていることを特徴とする請求項1~4いずれか記載のバースト信号送信装置。

【請求項8】 前記制御手段は、前記増幅出力のレベルを検波する検波手段と、この検波出力と所定基準レベルとを比較する比較手段と、この比較出力に応じて前記増幅手段の入力レベルを制御する入力レベル制御手段とを 30 含むことを特徴とする請求項5記載のバースト信号送信装置。

【請求項7】 前記入力レベル制御手段は、前記比較出力に応じて減衰量が変化自在な可変減衰器であるととを特徴とする請求項6記載のバースト信号送信装置。

【請求項8】 前記基準レベルは変化自在に構成されていることを特徴とする請求項6または7記載のバースト信号送信装置。

【請求項9】 前記制御手段は、前記一定期間経過後に、前記阻止手段の作動を停止せしめて、前記増幅出力 40の前記送信アンテナへの供給を開始して定常動作へ移行制御するよう構成されていることを特徴とする請求項1~8いずれか記載のバースト信号送信装置。

#### [発明の詳細な説明]

#### [0001]

[発明の属する技術分野]本発明はバースト信号送信装置に関し、特に移動体通信装置、可機型衛星通信装置等に使用される変調バースト信号の送信装置の送信出力レベルを自動制御する機能を有するバースト信号送信装置に関するものである。

[0002]

【従来の技術】従来のこの種のバースト信号送信装置の例として、特開平6-216785号公報に開示の「無線電話機の送信回路」がある。この送信回路におけるバースト信号の送信出力レベルの制御方式では、電力増幅器の出力の一部を、バースト終了付近のタイミングでサンブリングして、このサンプリングレベルに基づいて電力増幅器の前段に設けられている可変減衰器の減衰量を制御する様になっている。

10 【0003】図12にとの回路のブロック図を示している。図12を参照すると、この送信回路は時分割多重 (TDM) 方式で通信を行う無線電話機の送信回路であり、変調器1は中央演算処理装置(CPU)10の制御により、ロールオフ整形されたPSK(位相偏移変調)信号からなる送信信号をバースト的に発生する。

【0004】との変調器1から出力されるパースト送信信号は可変減衰器2を介して電力増幅器3へ入力され、電力増幅されて方向性結合器4を介して送信アンテナ5へ供給される。

【0005】電力増幅器5からの増幅出力の一部は方向性結合器4を介して取出され、検波器7にて検波され、ローパスフィルタ12により平滑化される。ここで、ローパスフィルタ12は検波器7の出力レベルの平均化を行うもので、その時定数は電力増幅器3から出力されるパースト送信信号の平均化を行うに充分な時定数とされている。

【0006】 このローパスフィルタ12の出力は差動増幅器8の正入力に印加され、その負入力に印加されている基準レベル13と比較される。この比較による差電圧がアナログ/ディジタル(A/D) 変換器9にてディジタル信号とされてCPU10へ供給される。

【0007】 このCPU10において、バースト信号の 終了付近のタイミングで、この差電圧のディジタル信号 をサンプリングすることにより、1バースト当りの平均 出力を求めて、これに基づいて減衰器2の減衰量(AT T量)を制御する様になっている。

#### [0008]

【発明が解決しようとする課題】第1の問題点は、従来の技術において、電源投入後の最初のバーストについて出力レベルが定まらないことである。その理由は、バーストの終了付近でサンフリングを行うために、バーストが送出終了するまで出力レベルが不定になるためである。

[0009]第2の問題点は、不要な輻射を生じたり、相手局でパーストを受信しそこなうことが発生することである。その理由は、最初のパースト(イニシャルパースト)について、可変減衰器の減衰制御量が少なすぎて電力増幅器が飽和したり、逆に多すぎて出力レベルが低すぎたりするためである。

50 【0010】第3の問題点は、パースト信号のレベルが

適切な値になるまで、数パースト必要な点である。その 理由は、バースト送信中のみサンプリングを行うので、 制御終了するまで時間を要するためである。

[0011]第4の問題点は、送信出力レベルの変更が 困難であるという点である。その理由は、基準電圧を変 更して送信出力レベルが変化する様に制御しても、数パ ースト送信してやっと希望の出力レベルになるために、 バースト毎に異なる出力レベルが必要とされる場合に意 味をなさないためである。

[0012] 本発明の目的は、電源投入後の最初のバー 10 スト(イニシャルバースト)においても正確な送信出力 を得ることが可能なバースト信号送信装置を提供するこ とである。

#### [0013]

【課題を解決するための手段】本発明によれば、バース ト信号を増幅する増幅手段と、との増幅手段の増幅出力 を送信する送信アンテナとを有し、前記増幅出力を一定 レベルに自動制御するようにしたバースト信号送信装置 であって、前記増幅出力の前記送信アンテナへの供給を 阻止する阻止手段と、電源投入後の一定期間に前記阻止 20 手段を作動せしめて前記増幅出力の前記送信アンテナへ の供給を阻止しつつ前記増幅出力を一定になるようレベ ル制御する制御手段とを含むことを特徴とするバースト 信号送信装置が得られる。

[0014] そして、前記阻止手段は、前記増幅出力を 終端する終端器を有し、前記制御手段は前記一定期間に 前記増幅出力を前配終端器へ供給するよう制御すること を特徴としており、また、前記阻止手段は、前記増幅出 力を前記送信アンテナか前記終端器かに切換えるスイッ チを有することを特徴としている。更に、前記阻止手段 30 は、前記増幅出力に対して挿入されたアイソレータを有 することを特徴としている。

【0015】そして、前記制御手段は、前記一定期間中 にバースト信号を生成せしめてこのバースト信号の前記 増幅手段による増幅出力のレベルを一定に自動収束制御 するよう構成されていることを特徴としている。また、 前記制御手段は、前記増幅出力のレベルを検波する検波 手段と、この検波出力と所定基準レベルとを比較する比 較手段と、との比較出力に応じて前記増幅手段の入力レ ベルを制御する入力レベル制御手段とを含むことを特徴 40 ード等で構成される減衰器や、FET(電界効果トラン としており、そして、前記入力レベル制御手段は、前記 比較出力に応じて減衰量が変化自在な可変減衰器である ことを特徴としており、前記基準レベルは変化自在に構 成されていることを特徴としている。

【0016】更に、前記制御手段は、前記一定期間経過 後に、前記阻止手段の作動を停止せしめて、前記増幅出 力の前記送信アンテナへの供給を開始して定常動作へ移 行制御するよう構成されているととを特徴としている。 【0017】本発明の作用を述べる。電源投入後の最初 セット回路から中央演算処理装置(CPU)に送られ、 CPUは初期化動作に入る。との時、電力増幅器の出力 はアンテナではなくダミーにて終端されており、外部に は、電波は送出されない。この状態において、変調器か らデータを送出し、電力増幅器の出力の一部を検波した **電圧によって可変減衰器を制御する。これによって適切** な値にゲインが設定され、最初にパースト信号を送出す る時から安定した適切なレベル送出ができる様になる。 [0018]

[発明の実施の形態]以下に、図面を用いて本発明の実 施例について説明する。

[0019] 図1は本発明の実施の形態を説明するため の図であり、ブロック図で全体を示したものである。 尚、図1において図12と同等部分は同一符号にて示し ている。図1を参照すると、変調器1は位相変調等のデ ィジタル変調信号を、中央演算処理装置(CPU)10 の制御によって、パースト的に送信信号を生成する。と の信号は可変減衰器2を介して電力増幅器3に送られ、 電力増幅されて方向性結合器4、RFスイッチ6を介し てアンテナ5から出力される。

【0020】電力増幅器3から出力される送信信号の一 部は方向性結合器4から取出され、検波器7で検波さ れ、ローバスフィルタ12で平滑化された後、差動増幅 器8に入力される。差動増幅器8には、基準電圧源13 も加えられており、ローパスフィルタ12から出力され る。バースト信号の平均レベルと比較した電圧が差動増 幅され、アナログーディジタル変換器(A/Dコンバー タ) 9に送られてディジタル信号に変換された後、中央 演算処理装置(CPU)10に送られる。

【0021】中央演算処理装置(CPU)10はディジ タルーアナログ変換器(D/Aコンバータ)11に制御 データを送るために接続されており、またバースト動作 の制御として、変調器1に接続され、更に、RFスイッ チ6の切替制御信号も送出する。

【0022】リセット回路15は、電源投入時にローレ ベルのリセット信号を中央演算処理装置(CPU)10 に送出するためのものである。ディジタルーアナログ変 換器(D/Aコンバータ)11の出力は可変減衰器2に 接続されている。可変減衰器2はピン(PIN)ダイオ ジスタ)のゲート電圧を制御するタイプの減衰器等が使 用できる。

【0023】また、RFスイッチ6は高周波リレー、あ るいはダイオードスイッチ、FETスイッチ等で構成さ れており、電力増幅器3の出力をアンテナ5と終端器1 4とに切替える働きをする。

[0024] 図1の回路の動作について、以下に説明す る。変調器1では、QPSK (4相位相変調)等の変調 信号が、所望の周波数で出力されてくる。この変調信号 のバースト送信信号を送出する時に、リセット信号がリ 50 は、中央演算処理装置(CPU)10によってTDM

(時分割多重)方式の送信フレームに同期して、ある特定の間隔(数m秒から数秒)毎にオン/オフ制御され、バースト的なバースト送信信号として送出される。

【0025】 このパースト送信信号は、可変減衰器2を通して、大電力増幅器3に入力され、方向性結合器4によって一部の出力が取出され、検波器7において、大電力増幅器3の出力レベルつまりアンテナ5から送信されるべき出力レベル(送信レベル)が数百mVの電圧になって出力される。送信レベルと検波後の電圧値は比例関係にある。

[0026] 検波された電圧はローバスフィルタ12によって平滑化される。QPSK等の変調波は信号の振幅が一定でないため、平均の出力電圧が得られるよう平均化してやる必要があり、ローバスフィルタ12が用いられている。その時の時定数は、変調速度よりも充分大きく、かつ系全体(制御ループ全体)が安定に動作するように選んでやる必要がある。変調速度の10倍程度の時定数に選ぶのが適当である。

【0027】とのローパスフィルタの出力は基準電圧13と差動増幅器8にて比較される。基準電圧は所望する20送信出力レベルの時の検波電圧に等しい値に設定される。差動増幅器8は、基準電圧13と検波された電圧の差分電圧を出力する。この電圧がアナログーディジタル変換器(A/Dコンパータ)9にてディジタル信号に変換される。

[0028] 中央演算処理装置(CPU)10では、検波器7の出力レベルと基準電圧源13のレベルと差分電圧を取込む処理、可変減衰器の減衰量を決定する処理、バースト信号のタイミングを決定する処理を行う。

【0029】次に中央演算処理装置(CPU)10の動作について説明する。先ず、定常状態の動作を図4のフローチャートに示す。この時の動作はバースト信号で送出中であるか、そうでないかによって動作が異なる。バースト信号を送出していない時は(S41)、大電力増幅器3に信号が入力されない状態であるため、検波電圧は出力されていない。この時は、前回バースト送信中の状態の時点での可変減衰器2の設定値(減衰量:ATT重)を保持しており(S42)、可変減衰器2の減衰量も前回バースト送信中の状態を保持している。

【0030】バースト信号を送出している場合は、アナ 40 ログーディジタル変換器(A/Dコンバータ)9のディジタルデータを取込む(S43)。この取込んだデータにより、検波電圧が基準電圧よりも大きい場合は(S44)、中央演算処理装置(CPU)10内部に保持(記憶)している減衰量データ(ATT量)を増加させる(S45)。逆に、検波電圧が基準電圧よりも小さい場合は、中央演算処理装置(CPU)10内部に保持されている減衰量データを減少させる(S46)。次にこのデータをディジタルーアナログ変換器(D/Aコンバータ)11に出力し、そのデータにより可変減衰器2を制 50

御する(S47)。

[0031] バースト送出中は、この動作が繰返し行われ、送信出力レベル(アンテナ5から送出される出力レベル)は一定になる。

6

【0032】バースト送信フレームが数十皿秒のオーダとすると、アナログーディジタル変換器(A/Dコンバータ)9のデータを取込んで、ディジタルーアナログ変換器(D/Aコンバータ)11に出力する上記の一連の動作は数皿秒のオーダで処理が行われる。

【0033】次に、電源投入時の動作について、図2のタイムチャート及び図3のフローチャートを参照して説明する。定常状態では、可変減衰器2の制御量はどくわずかであるが、電源投入時は初期の制御量が不定である。この時のおおまかな制御量を確定するために、次の動作を行う。

【0034】図2(a)のリセット信号は、リセット回路15によって電源投入時のある期間T1ローレベルとなり、中央演算処理装置(CPU)10に通知される。この間(T1)、中央演算処理装置(CPU)10は、ソフトウェアの初期設定等を行った後(S31)、RFスイッチ6をダミー側(14側)に切替える(S32)。そして、送信データをオンにして(TX ON)、データを送信する(S33)。この時大電力増幅器3の出力は、アンテナ5だけでなく、終端器14(だダミー)に接続されているので(一定期間T2の間)、外部に送出されることはない。

[0035]次に、ALC(自動レベル制御)動作に移る(S34)。との時の動作を図5のフローチャートに示す。アナログーディジタル変換器9からディジタルデータを取込み(S51)、検波電圧と基準電圧と比べる(S52)。検波電圧が基準電圧よりも大きい場合は、可変減衰器2の減衰量(ATT量)が大きく増加される(S53)。逆に、検波電圧が基準電圧よりも小さい場合は、可変減衰器の減衰量(ATT量)を大きく減少させる(S54)。

【0036】 ことでいう「大きく増加」、「大きく減少」とは、通常状態(定常的にバースト信号が送出され、送信レベルがほぼ一定になっている場合(図4の制御状態))の時よりも10倍程度大きい制御量を指す。【0037】これによって、一定の送信レベルに収束する時間を短くできる。このALC動作は一定時間(T2)行われ(図3のS35)、一定の送信レベルに収束する。その後、TXデータがオフになり(S36)、RFスイッチ6の制御信号もダミー側(終端側)からアンテナ側に切替えられる(S37)。この後、通常動作に移る(S38)。

【0038】以上の動作により、電源投入後の最初のバーストでも出力レベルが定まっているので、正しいレベルのバースト信号と送出することができる。

【0039】次に、図1の回路の具体例について説明す

30

る。変調器1はQPSK(4相位相変調),8kbps のディジタル変調信号を、中央演算処理装置(CPU) 10の制御によって、40msの周期でパースト的に送 信信号を生成する。この信号はピンアッチネータによる 可変減衰器2を介して電力増幅器3に送られ、電力増幅 されて方向性結合器4、RFスイッチ6を介してアンテ ナ5から送信される。

[0040]電力増幅器3から出力される送信信号の一 20dB分は方向性結合器4から取出され、検波器7で 検波され、ローバスフィルタ12で平滑化された後、差 10 動増幅器8に入力される。

【0041】 差動増幅器8には、100mVの基準電圧 源13も加えられており、ローバスフィルタ12から出 力されるバースト信号の平均レベルと比較した電圧を差 動増幅し、8ビットのアナログーディジタル変換器(A /Dコンバータ)9に送られ、8ピットのディジタル信 号に変換された後、中央演算処理装置(CPU)10に 送られる。

[0042] 中央演算処理装置 (CPU) 10は8ビッ トのディジタルーアナログ変換器(D/Aコンパータ) 11に制御データを送るために接続されており、またバ ースト動作の制御として、変調器1に接続され、更にR Fスイッチ6の切蓄制御信号も送出する。

[0043]次に、リセット回路15は電源投入時にロ ーレベル信号を中央演算処理装置(CPU)10に送出 するために存在しているディジタル-アナログ変換器

(D/Aコンパータ) 11の出力は可変減衰器2に接続 されている。可変減衰器2はヒンダイオードで構成され ている。また、RFスイッチ6は高周波リレーを使用し たSPDT (Single Pole Double Throw:単極双投)スイッチであり、電力増幅器3 の出力をアンテナ5と終端器14とに切替える働きをす

【0044】次に動作について詳述する。変調器1で は、QPSK(4相位相変調)、8kbps(8k b it per second)の変調信号が1.6GH z帯で出力されてくる。との変調信号は、中央演算処理 装置(CPU)10によってTDM (時分割多重) 方式 の送信フレーム40mSに同期して40mm毎にオン/ オフ制御され、バースト的なバースト送信信号として送 40 出される。

【0045】とのパースト送信信号は可変減衰器2を通 して、大電力増幅器4に入力され1Wまで増幅され、2 0 d Bの結合度の方向性結合器4によって20d B減衰 して信号が取出され、ダイオード検波器7によってアン テナから送信されるべき出力レベル (送信レベル) に比 例した電圧が出力される。出力レベル1♥の時に100 mVの電圧が出力される。

[0046] 検波された電圧は、ローパスフィルタ12

幅が一定でないために平均の出力電圧が得られるよう平 均化してやる必要がある。その時の時定数は変調速度よ りも充分大きくかつ系全体(制御ループ全体)が安定に 動作するように選んでやる必要がある。変調速度の10 倍程度の時定数を選ぶのが適当であり、ここでは変調速 度が8kbpsであるため、ローパスフィルタのカット オフ周波数は800H2(時定数で10倍=カットオフ 周波数で1/10)にしてある。このローパスフィルタ 12の出力は基準電圧源13と比較され、差動増幅器8 に入力される。

【0047】基準電圧は、送信出力レベル1♥の時の検 波電圧100mVに設定される。差動増幅器8は基準電 圧13と検波された電圧の差分電圧を出力する。 この電 圧が8ビットのアナログーディジタル変換器(A/Dコ ンパータ)9にてディジタル信号に変換される。

[0048] 中央演算処理装置 (CPU) 10では、検 波器に基準電圧の差動電圧を取込む処理、可変減衰器の 減衰器を決定する処理、バースト信号のタイミングを決 定する処理を行う。

【0049】次に中央演算処理装置(CPU)10の動 作について説明する。定常状態の動作は図4のフローチ ャートに示した通りである。この時の動作はバースト信 号が送出中であるか、そうでないかによって動作が異な る。パースト信号を送出していない時は、大電力増幅器 3に信号が入力されない状態であるため、検波電圧は出 力されていない。この時は、前回バースト送信中の状態 時点での可変減衰量の設定値を保持しており、可変減衰 器の減衰重も前回バースト送信中の状態を保持してい る。

【0050】バースト信号を送出している場合は、8ビ ットのアナログーディジタル変換器(A/Dコンバー タ)9のディジタルデータを取込む。この取込んだデー タを中央演算処理装置(CPU)10で判定し、検波電 圧が基準電圧よりも、1ビットでも大きい場合は、中央 演算処理装置(CPU)10の内部に保持している(記 憶している)減衰量データ(ATT量)を増加する。逆 に検波電圧が基準電圧よりも1ビットでも小さい場合 は、中央演算処理装置(CPU)10内部に保持されて いる減衰量データを減少させる。

【0051】次に、とのデータをディジタルーアナログ 変換器(D/Aコンバータ)11に出力し、そのデータ が可変減衰器2を制御する。

【0052】バースト送出中は、1m秒の周期で、この アナログーディジタル変換器 (A/Dコンバータ) 9の データを取込んで、ディジタルーアナログ変換器(D/ Aコンパータ)11に出力する一連の動作が繰返し行わ れ、送信信号レベルアンテナ5から送出される出力レベ ルは一定になる。

[0053]次に、電源投入時の動作について図2、図 によって平滑化されて、QPSK等の変調波は信号の振 50 3を参照して説明する定常状態では、可変減衰器2の制 御量は0.1~0.2dB前後とどくわずかであるが、 電源投入時は初期の制御量が不定である。との時の大ま かな制御量を確定するために次の動作を行う。

【0054】図2(a)のローレベルリセット信号がリセット回路15によって生成され中央演算処理装置(CPU)10に通知される。との後、中央演算処理装置(CPU)10はソフトウェアの初期設定を行った後、RFスイッチ6をダミー側(終端側)14に切替える。その後送信データをオンにし(TX ON)データを送信する。との時大電力増幅器3の出力はアンテナ5では 10なく、終端器(ダミー)14に接続されているので、外部に送出されることはない。

[0055]次に、ALC(自動レベル制御)動作に移る。との時の動作が図5のフローチャートに示した通りである。アナログーディジタル変換器(A/Dコンバータ)9からディジタルデータを取込み、検波電圧と基準電圧を比べる。検波電圧が基準電圧よりも大きい場合は、可変減衰器の減衰量(ATT量)を2dBステップで増加する。逆に、検波電圧が基準電圧よりも小さい場合は、可変減衰器の減衰量(ATT量)を2dBステップで増加する。ととで、定常状態に比べて大きく減衰量を変化させるので、一定の送信レベルに収束する時間を短くできる。

[0056] その後、TXデータをオフにし(TX OFF)、RFスイッチ6の制御信号もダミー側(終端側)からアンテナ側に切替えられる。との後通常動作に移る。

[0057]以上の動作により、電源投入後の最初のパーストでも出力レベルが定まっているので、正しいレベルのパースト信号を送出することができる。

[0058] 図6は本発明の第2の実施例の一部を示す ものであり、第1の実施例の図1のブロックの一部を置 換えたものであり、SPDTのRFスイッチ6をアイソ レータ20とオン/オフスイッチ22で置換えたもので ある。これによりアンテナ5をオープンにするだけで出 力を切断することができる。

【0059】 との時、スイッチ22で全反射が起こるので、電力はアイソレータのダミー14で消費される。 とれにより SPDTスイッチが不要になる。

[0060] 図7は第3の実施例であり、第2の実施例 40 の変形である。この例では、アンテナ出力を切断する場合、スイッチ21をショートにする。この時第2の実施例と同様に、スイッチのところで全反射が起こるので、アイソレータのダミー14で電力が消費される。

【0061】図8は第4の実施例であり、図1の方向性結合器4を抵抗23に置換えたものである。アイソレータ20を出力に挿入することにより、アンテナの状態が変化しても、一定の検波電圧を検波器7の出力から取出すことができる。図6、図7の例と併用することも可能であり、その時アイソレータは共用できる。

[0062] 図9は第5の実施例であり、図1の基準電圧源13をディジタルーアナログ変換器(D/Aコンパータ)24に置換えたものである。この出力電圧を中央演算処理装置(CPU)10にて変化させることによって出力電圧、すなわち基準電圧を自由に設定することができる。

【0063】図10は第6の実施例であり、図1の回路から演算増幅器8と基準電圧源13とを省いたものである。アナログーディジタル変換器(A/Dコンパータ)9の電圧を中央演算処理装置(CPU)10内部の数値(ディジタル値)とソフトウェア上で比較することにより、第1の実施例と同様の効果を得ることができる。

【0064】図11は第7の実施例であり、図1の演算 増幅器8とアナログーディジタル変換器(A/Dコンバータ)9の代りに、コンパレータ25を使用したものである。とれにより、検波電圧と基準電圧がどのくらい大きいかという量は、中央演算処理装置(CPU)10は 知ることはできないが、どちらが大きいかという判断はできるので一巡の制御は可能であり、よって図1の回路を簡素化できる。

#### [0065]

【発明の効果】第1の効果は、電源投入後の最初のバーストについて、出力レベルを正しく出力できることである。その理由は、電源投入後、出力バーストを収束させるための回路と、CPUの制御手段を設けたためである。

[0066]第2の効果は、不要な輻射を生じたり、相手局でパーストを受信しそこなうことが発生しないことである。その理由は、最初のパーストについても、適正な電力増幅器の出力レベルになっているためである。

【0067】第3の効果は、出力レベルの変更が容易である点である。その理由は、基準電圧を変更して、送信出力レベルを変わるように制御した場合も、最初のバーストから希望の出力レベルを出力することが可能であるからである。

#### 【図面の簡単な説明】

- 【図1】本発明の実施の形態を示すブロック図である。
- [図2] 本発明の実施例の各部信号のタイミングチャートを示す図である。
- 【図3】本発明の一連の処理のフローを示す図である。
- [図4] 本発明の通常処理のフローを示す図である。
- 【図5】本発明の電源投入後の処理のフローを示す図である。
- 【図6】本発明の第2の実施例の一部を示す図である。
- 【図7】本発明の第3の実施例の一部を示す図である。
- 【図8】本発明の第4の実施例の一部を示す図である。
- 【図9】本発明の第5の実施例の一部を示す図である。
- 【図10】本発明の第6の実施例の一部を示す図である。 る。
- 50 【図11】本発明の第7の実施例の一部を示す図であ

る。

【図12】従来技術を示す図である。 【符号の説明】

1 変調器

- 2 可变减衰器
- 3 電力増幅器
- 4 方向性結合器
- 5 アンテナ
- 6 RFスイッチ
- 7 検波器
- 8 差動增幅器
- 9 アナログーディジタル変換器 (A/Dコンバータ) \*

\*10 中央演算処理装置(CPU)

11,24 ディジタルーアナログ変換器 (D/Aコン バータ)

- 12 ローパスフィルタ
- 13 基準電圧源
- 14 ダミー (終端器)
- 15 リセット回路
- 20 アイソレータ
- 21, 22 スイッチ
- 10 23 抵抗器

(7)

25 コンパレータ

[図1]

[図3]

